PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-218130

(43) Date of publication of application: 19.12.1983

(51)Int.CI.

H01L 21/60

H01L 23/52

(21)Application number: 57-101013

(71)Applicant:

MITSUBISHI ELECTRIC CORP

(22)Date of filing:

11.06.1982


(72)Inventor:

TAKAHIRA KENICHI

(54) HYBRID INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To utilize a semiconductor wafer effectively, and to increase the degree of integration without augmenting an area of a substrate by mounting circuits on both surfaces of the wafer, forming a metallic pad for bonding to the surface of the wafer, and holding an IC chip on the substrate of the hybrid integrated circuit in the back while forming a solder bump for electrical connection with wiring on the substrate. CONSTITUTION: With the hybrid integrated circuit, the circuits are mounted to both surfaces of the semiconductor wafer chip 6 mounted to the substrate 5, and the metallic pads 6a are formed to the surface side and the solder bumps 6c to the back side for several electric connection. The IC chip 6 is arranged to the hybrid integrated circuit substrate 5, to both surfaces thereof wiring 7, 8 are executed, while directing the metallic pads 6a upward. The surface side of the IC chip 6 is connected to wiring 7 on the surface side of the substrate 5 through wire bonding, and the bumps 6c on the back side fix the IC chip 6 while being connected to wiring 7a on the surface side of the substrate 2. The wiring 7a are connected to wiring 8 on the back side of the substrate 5 through through-holes 8a.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(9) 日本国特許庁 (JP)

①特許出願公開

⑫ 公開特許公報 (A)

昭58-218130

⑤Int. Cl.³H 01 L 21/60 23/52 識別記号

庁内整理番号 6819-5F 6428-5F 43公開 昭和58年(1983)12月19日

発明の数 1 審査請求 未請求

(全 2 頁)

②特

顧 昭57—101013

②出 願 昭57(1982)6月11日

②発 明 者 高比良賢一

伊丹市瑞原4丁目1番地三菱電

機株式会社北伊丹製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2

番3号

個代 理 人 弁理士 葛野信一 外 1 名

明 細 看

1. 発明の名称

混成集積回路

2. 特許請求の範囲

(1) 混成集積回路基板と、半導体ウェハの両面に 回路が実装されたICチップと、このICチップ の表面側に形成された上記混成集積回路基板上の 配級との間でワイヤボンデイングするための金属 パットと、上記ICチップの裏面側に形成され肢 ICチップを上記混成集積回路基板上で保持する とともに該回路基板上の配線との間で電気的接続 を行なりためのハンダパンプとを備えたことを特 数とする混成集積回路。

3. 発明の觧細な説明

本発明は、混成集役回路、特に該追成集役回路 基板上に実装する 1 C チップ構造の改良に関する ものである。

(3a)は該チップ(2)上に形成された金属パッド、(3b) はポンデイング用ワイヤ、(4)は基板(1)上の配線で ある。

従来の混成集役回路用ICチップ(2)を混成回路 蒸板(1)上に配置する場合、 該基板(1)上に ICチップ(2)を直接搭載し、 該チップ(2)上の金属 ドレンド (3a)と基板(1)上の配額(4)とをワイヤポントした 属ワイヤ(3b)により ICチップ(2)と配額(4)とを接続するようにしている。 このため 該チップ(2)の 続するようにしている。 このため 該チップ(2)の 様は 1 図から理解できるように ウェハに片面 か回路を実装できず、 ウェハを有効利用 している い。またこのことが基板(1)の面積を増大させる原因にもなつている。

この発明は上記のようを従来のものの欠点を除去するためになされたもので、半導体ウエハの両面に凹路を実装し、該ウエハの表面にはポンデイング用の金属パッドを形成し、最面には混成集積回路基板上にICチップを保持するとともに該基板上の配線と電気的に接続するためのハンダパンプを形成することにより、ウェハを有効利用でき、

持開昭58-218130(2)

基板の面積を増大させずに高集積度化を達成できる混成集積回路を提供することを目的としている。 以下、この発明の一実施例を図について説明する。

第2図は本発明の一実施例による混成集積回路 の断面図である。

本発明による混成集積回路は、基板(5)に実装する半導体ウェハチップ(6)の両面に回路を実装し、 それぞれの電気的接続のために装御に金属パット (6a)、裏側にハンダパンプ(6c)を形成したものである。

両面に配線(7) (8)を施した混成集積回路基板(5)に上記の構造のICチップ(6)が金属パッド(6a)を上にして配置されている。ICチップ(6)の表側はワイヤボンデイングにより基板(5)の表側の配線(7)に接続され、裏側のパンプ(6c)はICチップ(6)を固定するとともに、基板(2)の要側の配線(7a)に接続されている。なおこの配線(7a)はスルーホール(8a)を介して基板(5)の裏側の配線(8)につながつているものである。

集積回路基板に I C チップを保持するとともに該 基板上の配線と電気的に接続するためのハンダバ ップを形成するようにしたので、従来の片面しか 利用しなかつた I C チップより、チップをより効 果的に利用でき、高集積度の混成集積回路を小型 化して得ることができる効果がある。

4. 図面の簡単な説明

第1図は、従来のICチップを用いた混成集役 回路の断面図、第2図は本発明の一実施例による 混成集積回路の断面図、第3図は本発明の他の実 施例による混成集積回路の断面図である。

(6)(9)(W ··· I C チップ、(6a)(9a)(10a)···金嶌パット(6c)(9c)(10c)···ハッタパンプ、(5)···・蓋板、(7)(8)···・配

なお図中同一符号は同一又は相当部分を示す。

代理人 葛野信一

なお、第2図に示す例では単層の基板を用いているが、勿論多層の基板にも利用でき、この場合、より高集積度な温成集積回路を実現できる。

第3回は上記の様な1 C チップを重量して用いる例を示す。四において、500は基板 (5)上に配置された1 C チップである。チップ (10 の表側の回路はワイヤ (10 b)により基板 (5) の表側の配線 (7 c) と接続され、美側の回路はパンケがつている配線 (7 a) にほの直にはチップ (9 c) を大 I C チップ (9) (10 の表側の回路は たれてかり、両チップ (9) (10 の表側の回路は パット (9 a) (10 a) およびワイヤ (9 b) を介して と続され、チップ (9 c) およびワイヤ (9 b) を介して が続され、チップ (9 c) およびワイヤ (9 b) を介して (9 c) および金属 (10 d)によりチップ (10 の 表 後 統 されば なる。 このよりに 1 C チップ を実 表 でき、 さらに 高集 積度 な 混成 集 秋回路が 実現 可能と なる。

以上のように、この発明によれば半導体ウェハ の両面に回路を実装し、該ウェハの表面にはポン ディング用の金属パッドを形成し、裏面には混成

